Systém zberu dát na detekciu prechodného signálu optického žiarenia
Podľa charakteristík silného pozadia a slabého cieľa pri detekcii prechodného optického žiarenia tento článok navrhuje schému zberu dát s FPGA ako jadrom riadenia a spracovania. Schéma využíva kanály s dvojitým filtrom pozadia a signálu, dvojúrovňové programovo riadené zosilnenie, ktoré účinne zaručuje kvalitu získavania signálu; zároveň prijíma ukladanie frekvenčnej konverzie pre cieľové signály, čo výrazne znižuje požiadavky na ukladanie a prenos dát a zabezpečuje konzistentnejší proces získavania. presnosť merania.
1 Zloženie systému a princíp fungovania
Systém zberu dát možno zhruba rozdeliť do troch častí: modul predbežného spracovania, modul ukladania vzoriek a riadiaci modul FPGA. Modul predbežného spracovania obsahuje fotoelektrické konverzné zariadenia, aktívne banky filtrov a programom riadené zosilňovacie obvody. Bloková schéma celého systému je znázornená na obrázku 1. Fotoelektrický konverzný obvod konvertuje optický signál vstupujúci do systému na prúdový signál cez detektor a následne ho prevádza na napäťový signál cez transimpedančný operačný zosilňovač. Systém navrhuje dva filtrovacie kanály: pozadie používa dolnopriepustné filtrovanie a signál používa hornopriepustné filtrovanie. V počiatočnom stave analógový prepínač štandardne vyberie kanál pozadia a programovateľný zosilňovač je nastavený na režim pozadia. Po vzorkovaní signálu pozadia pomocou A/D je odoslaný do FPGA na porovnanie prahu. Keď sa zistí situácia väčšia ako prahová hodnota, FPGA prepne kanál analógového prepínača, zvolí sa kanál hornopriepustného filtra a ako signálový režim sa zvolí prevádzkový režim programom riadeného zosilňovača. Podľa charakteristík signálu, ktorý je na začiatku strmý a na konci pomalý, FPGA realizuje zhromažďovanie a ukladanie údajov husto a potom riedko prostredníctvom koordinovaného riadenia A/D a FIFO.
2. Hardvérový návrh systému zberu dát
2.1 Obvod predspracovania predného stupňa
Vo fotoelektrickom detekčnom obvode je fotodetektor priamo spojený s kvalitou výkonu systému. Pre zníženie vplyvu indukovaného prúdu spôsobeného elektromagnetickým žiarením okolia je zariadenie vhodné pre keramické obaly. Okrem toho by fotosenzitívna oblasť detektora nemala byť príliš veľká, v opačnom prípade sa zvýšia parametre ako temný prúd, prechodová kapacita a čas nábehu, čo ovplyvní detekčný efekt. V dizajne je použitá kremíková fotodióda S2387 japonskej Hamamatsu Company. Detektor sa vyznačuje vysokou citlivosťou, rýchlou časovou odozvou a veľkým dynamickým rozsahom. Konštrukcia obvodu využíva režim nulovej odchýlky, žiadny tmavý prúd, diódový šum je hlavne tepelný šum generovaný bočníkovým odporom a má najlepšiu presnosť a linearitu. Horný a dolnopriepustný filter využíva aktívny filter, ktorý má rýchlu odozvu, dobrý efekt filtrovania harmonických a dokáže dynamicky kompenzovať jalový výkon. Programovo riadený zosilňovač sa skladá z integrovaného operačného zosilňovača a analógového spínača. Analógový prepínač je riadený pomocou FPGA a na vstupnú svorku operačného zosilňovača sú pripojené rôzne odpory na nastavenie zisku.
2.2 Okruh skladovania vzoriek
Pretože dynamický rozsah cieľového signálu je veľmi veľký (asi 80 dB), je potrebné zvoliť ADC so širokým dynamickým rozsahom, aby sa signál realizoval. Prijatie 14b ADC na vzorkovanie signálov s dynamickým rozsahom, ktorého amplitúda sa mení až o 4 rády, môže splniť požiadavky vysokej citlivosti detekcie vyžadovanej systémom. Keďže však všetky zariadenia na konverziu A/D majú chyby presnosti, použitie vysoko presných komponentov A/D konverzie ako komponentov A/D konverzie s nízkou presnosťou môže znížiť chyby presnosti. Tento dizajn používa 16 bAD976A od spoločnosti ADI. AD976A nízka spotreba energie 16b postupný aproximačný A/D prevodník, rýchlosť prevodu je 200 KSPS, možnosť výberu interného alebo externého referenčného zdroja 2,5 V. AD976 umožňuje paralelný výstup 16b naraz a môže mať výstup vo forme dvoch 8b. Aby sa ušetrili kolíky v dizajne, sú prijaté duálne 8b výstupy.
Aby sa zabezpečil presný prenos údajov medzi rôznymi časovými doménami, dátová vyrovnávacia pamäť používa asynchrónne FIFO. Asynchrónne FIFO má vlastnosti vysokej rýchlosti a dobrej spoľahlivosti a môže zabrániť nesprávnemu vzorkovaniu údajov v dôsledku fázových rozdielov medzi rôznymi hodinami. IDT7204 použitý v návrhu je 4 096 × 9b CMOS dvojportový pamäťový cache čip v rade IDT72XX. Interné ukazovatele čítania a zápisu sa čítajú a zapisujú na základe prvého dnu, prvého von, a zapisovacie hodiny W a čítacie hodiny R sú poskytované externe; plný príznak () a prázdny príznak () kontrolujú pretečenie údajov a prázdne čítanie a zápis, keď je pamäť simulácie plná. Môže ľahko rozšíriť akúkoľvek hĺbku a dĺžku slova.
